情報処理学会 第78回全国大会講演要旨

メニーコア・プロセッサに利用されるコアには，面積/電力性能比の優れた2-way インオーダ実行が主に採用されている．近年では，より高い性能を実現するためにアウトオブオーダ実行も採用されるようになってきたが，追加の回路が必要なため面積/電力性能比が落ちることが考えられる．そこで2-wayインオーダ実行を3-wayインオーダ実行に拡張し，面積/電力性能比を落とさずにプロセッサの性能を上げる方法が考えられるが，入力される命令のデータ依存関係からこの方法では性能向上はほとんど見られないと言われている．先行研究では，複数のALUの出力と入力をつなぐALU カスケーディングという手法を3-wayインオーダ実行に適用することでこの問題を改善することが提案され，その提案手法によりIPC 性能を向上できることがプロセッサ・シミュレータ上で評価された．そこで本研究では，提案された機構を実現する回路と比較用の回路の設計を行い，消費電力と回路面積の正確な見積もりを行った．