情報処理学会 第76回全国大会講演要旨

プロセッサのさらなる性能向上のため、プログラムの並列処理が盛んに研究されている。既存のVLIWプロセッサをベースとしたアーキテクチャによって更なるプログラム実効速度向上が期待できる新しい方式BBPC(Basic Block Parallel Computing)を提案している。この方式では、ループ中において分岐先の基本ブロックを予測し、投機実行する。また、分岐先の基本ブロックを投機スレッド、現在実行するべき命令をメインスレッドとしてマルチスレッド実行を行う。本研究では、並列実行手法BBPCを実現するアーキテクチャの概要を述べ、その有効性の評価と機能検証の結果の一部について報告する。