情報処理学会 第76回全国大会講演要旨

我々はVLSI path delay解析にRandom Walkを用いる手法の開発を行っている。path delay解析の最初のstepとして、pre-layout 信号ごとにRandom Walkを用いて各goal（前段gateの出力信号と寄生容量の端子に対応）へのvisiting回数を調べて記録する処理が必要となる。並列計算機を用いてこの処理の高速化を図る検討を行った。