情報処理学会 第75回全国大会講演要旨
5K-7
効率的なCoreSymphonyアーキテクチャの実装
我々は，チップマルチプロセッサにおいて
逐次処理と並列処理のバランシングを目的とする，
CoreSymphonyアーキテクチャを提案している．
CoreSymphonyは複数の発行幅の狭いプロセッサコアを協調動作させることで，
より発行幅の広い仮想コアを形成するアーキテクチャである．
本稿では，CoreSymphonyをVerilog HDLで実装し，
FPGA上で動作させることを目指す．
逐次処理と並列処理のバランシングを目的とする，
CoreSymphonyアーキテクチャを提案している．
CoreSymphonyは複数の発行幅の狭いプロセッサコアを協調動作させることで，
より発行幅の広い仮想コアを形成するアーキテクチャである．
本稿では，CoreSymphonyをVerilog HDLで実装し，
FPGA上で動作させることを目指す．
