5K-2
フロントエンド・パイプラインを最小化する命令キャッシュ・アーキテクチャの置換アルゴリズムの改良
○宮永瑞紀，伊達三雄，倉田成己，五島正裕，坂井修一（東大）
マルチコア・プロセッサにおいて，熱密度の抑制や面積効率の改善が
性能向上には重要になっている．コアとして用いられているスーパー
スカラ・プロセッサのリネーミングやディスパッチ・ロジックの回路面積は
膨大であり，利用頻度も高いために発熱も相当に大きい．これらの
複雑なロジックを省略する手法としてディスパッチ後の命令列を
キャッシュに格納して再利用するDispatched Image Cacheが提案され
ているが，現在この手法で用いられている置換アルゴリズムでは
キャッシュの利用効率が高くない．本研究ではDispatched Image Cacheの
キャッシュ効率を向上させる置換アルゴリズムを提案する．
footer 情報処理学会 セキュリティ プライバシーポリシー 倫理綱領 著作権について