情報処理学会 第75回全国大会講演要旨

電源ノイズ解析、基板ノイズ解析など、VLSI signal integrity 解析では極めて多数の入力、つまり端子を取り扱う。解析時間の短縮を図るため、Model Order Reductionを用いるが、数学的に端子のreductionを行い、MORが有効に機能する手法の提案を行う。基板ノイズ解析に適用して、提案するアイデアの有効性と実用性の評価を行った。