情報処理学会 第75回全国大会講演要旨

本研究ではビルディングキューブ法による流体計算を高速に行うカスタムアクセラレータの実現を目的とし、FPGAによる試作実装を行っている。
本稿ではその仮アーキテクチャを提案し、性能評価を行う。計算機の性能を制限する主な要因は、バンド幅不足による演算器稼働率の低下である。
このことから、仮アーキテクチャの設計要件を任意に増加可能な計算要素及び必要最小限のデータ移動による計算とし、設計を行う。
性能評価においては、仮アーキテクチャのパラメータが性能に与える影響と最も大きなバンド幅を要求する接続を明らかにする。
さらに、計算ステージ毎の実効バンド幅及び計算時間から、もっとも効果的に性能を上昇させるステージを特定する。