情報処理学会 第75回全国大会講演要旨

汎用CPUよりも高い性能とより良い電力効率の達成を目的に，
アクセラレータ計算機構としてFPGAが盛んに利用されている．
しかしFPGAで大規模のデータを取り扱う場合，チップ外の
メモリを強く意識したハードウェア構成を取る必要があり，
手軽に高性能アクセラレータを開発することを困難にする
要因の一つとなっている．
本稿では，メモリアクセス性能の向上を目的とした，
小型プリフェッチ専用回路の生成手法を検討する．
FPGAに搭載されるアクセラレータのRTL記述を静的に
解析することにより，メモリアクセスに関連する部分を
複製する．そしてそれを元の回路と独立に動作させる
ことによりチップ外へのメモリアクセスを先行的に行う
ハードウェアについて議論する．