C-018
再構成可能デバイスMRLDのための接続欠陥テスト

◎小川達也・王森レイ・高橋　寛（愛媛大）・佐藤正幸（TRL）

IoT や機械学習装置の構成要素として，FPGAなどの書き換え可能なデバイスが注目されている．一方，FPGAとは異なる回路構成の再構成可能なデバイスの開発も進んでいる．その一つとして，汎用メモリセルの相互接続で構成される再構成可能なデバイス(MRLD:Memory-based Reconfigurable Logic Device）がある．MRLDをIoT や機械学習装置の構成要素として利用するならば，その高信頼化は必要不可欠である．そこで，本研究では，MRLD の基本構成要素であるSRAM セルで構成されたMLUT(Multi-output Look Up Table)間の相互接続配線（アドレス線とデータ線）における断線とショートの欠陥に対するテスト方法を新たに提案する．