抄録

◎近藤真史（川崎医療福祉大）・岡本大地・横川智教・有本和民・佐藤洋一郎（岡山県大）

高齢化社会の進展に伴って，DSPを内蔵したデジタル補聴器が普及している．これらデジタル補聴器用DSPの低消費電力化を指向して，直列乗算器と非同期式回路を併用した演算器の有効性が確認されている．しかし，これを構成する加算器については並列加算器が使用されている．そこで本論文では，乗算器への応用を前提とした非同期式直列加算器の構成法を提案する．特にこの種の非同期式回路では休止相の挿入に伴って演算性能が劣化するが，本論文の加算器は，二対の直列加算器を相補的に制御することで休止相に起因する無効な演算時間を隠蔽している．そして，既存の加算器との性能比較を通じて提案手法の有効性を確認している．