抄録
C-020
鍵スケジューラを省略したAES暗号回路のFPGAによる実装評価
○
松岡俊佑・藤枝直輝・市川周一（豊橋技科大）
本研究では，AES暗号回路のラウンド鍵を定数に固定することによってAddroundkey処理をテーブル化し，さらにSBOXと合わせて一つのテーブルとして実装することで，従来回路と比較して回路規模を削減することができた．また，動作時の消費電力の則手も行った．
