抄録
RC-001
スレッドレベル並列投機実行のためのメモリリネーミング機構
○平田博章・藤井崇弘・藤　皓平・森田清隆・布目　淳・柴山　潔（京都工繊大）
プログラムから粗粒度の並列性を抽出し，スレッドとして投機的に並列実行を行うマルチプロセッサシステムを対象に，スレッド間の逆依存/出力依存によるハザードの発生を回避するメモリリネーミング機構を提案する．プログラム中の変数に対して，投機実行中のスレッドが生成する値をその変数のバージョンとして各プロセッサのキャッシュに格納するが，キャッシュあふれにも対応することで大規模な並列投機実行を可能とする．