5K-3
共有バッファを持つオンチップルータアーキテクチャ
○Van Thiem Chu,小柳 滋(立命館大)
LSI集積密度が増加していることに伴い,多くの Intellectual Property (IP) コアを単一チップ内に搭載する System on Chip (SoC) が可能となっている.大規模な SoC では,IP コア間の通信がシステムの全体に与える影響が大きくなり,従来のバスや Point to Point 方式を用いると長距離配線,通信性能,消費電力などの問題が発生する.これらの問題を解決するための方式として,Network on Chip (NoC) が注目されている.NoC において,ルータアーキテクチャは最も重要な要素の一つである.更に,ルータのバッファはルータの主な構成要素であり,NoC全体の性能,ハードウェア設計及び消費電力に大きな影響を及ぼす.本研究では,ルータの各入力ポートで共有バッファを使用してバッファの使用効率を向上させる.そして,そのバッファアーキテクチャを仮想出力キューイング (Virtual Output Queuing - VOQ) ルータに適用し,評価した.