4J-6
高速交差判定アルゴリズムのFPGA実装
○楊 建晃,松山幸雄,福間慎治,森眞一郎(福井大)
現実感の高い3次元コンピュータグラフィックを実現するレンダリング手法の一
つにレイトレーシング法があり、近年リアルタイムレイトレーシングへの期待が
高まっている。レイトレーシング法の処理時間の大半は光線と物体(オブジェク
ト)の交差判定に費やされており、リアルタイムレイトレーシングの実装には、
交差判定処理コストの低減が必要不可欠である。本論文では、近年提案されてい
る交差判定アルゴリズムをハードウェア実装した場合の有用性を当該アルゴリズ
ムをFPGA上に実装する事を前提に評価・検討する。