情報処理学会 第74回全国大会講演要旨

1つのチップに複数のコアを集積するチップマルチプロセッサ（CMP）が主流になっている．CMPは複数のスレッドを同時に実行することで，高い性能を達成する．しかし，アムダールの法則に示されるように，CMP においてもシングルスレッド性能は重要である．そこでCMP において，複数のコアが融合してシングルスレッドを高速に実行するCoreSymphony アーキテクチャが提案されている．
　本研究では，ハードウェア規模の面からCoreSymphony アーキテクチャを評価する．このアーキテクチャを採用するCoreSymphonyプロセッサのフロントエンド部分をハードウェア記述言語（HDL）で記述し，FPGAに実装する．これにより，CoreSymphony アーキテクチャの実装に必要なハードウェア量が，現実的であることを明らかにする．