4A-4
CMP向け分散キャッシュの可視化ツールを用いた効率化
○藤枝直輝，吉瀬謙二（東工大）
プロセッサのシングルスレッド性能向上の限界により，
プロセッサに搭載されるコアの数は増加傾向にある．
多くのコアを搭載するプロセッサのキャッシュにおいては，
コアごとの要求に応じて，いかに効率よくその容量を利用するかが
重要になっている．
我々は，CMP向け分散キャッシュの利用状況を可視化するための
ツールを構築し，これを用いてキャッシュに対する要求により柔軟に応え，
キャッシュの利用効率を高め，プロセッサの性能向上を目指す．
本稿では，構築した可視化ツールの機能・設計・実装について述べ，
これを用いた効率化の方法を述べ，評価を行う．