3A-1
分散共有メモリ型組込みシステムにおける遅延性能確保とコア割付け自由化に関する一手法
○撰 暁久（富士通九州ネットワークテクノロジーズ），桐生隆介（富士通）
近年、組込み機器のユーザプレーンの処理をハードウェアではなく、マルチコアプロセッサを使いソフトウェアで並列処理する事例が増えてきている。
マルチコアプロセッサを複数個高速IOで結合したクラスタ構成においては、特定プロセスが他プロセスとデータを受け渡す際に、チップ内通信かチップ間通信かで通信手段を変える必要があるが、この違いをsocketやTIPCなど旧来のIPCライブラリで隠蔽しては通信遅延が大きくなりすぎる課題があった。
そこで本稿では、クラスタ用フレームワークを開発し、遅延性能担保とコア割付け自由化を同時に図る手法について述べる。